

Fundamentos de Computadores

1º curso del Grado en Ingeniería Informática

Convocatoria de Septiembre (13-09-2012)

APELLIDOS: _____


NOMBRE: _____ DNI Nº: _____ GRUPO: _____

1 (5 puntos).- Un sistema digital recibe a su entrada una combinación binaria de 4 bits $D_3D_2D_1D_0$.

Se pide:

- Representar la tabla de verdad de un circuito que reciba estas cuatro entradas y produzca cuatro salidas: **N**, **A**, **C** y **E**, que adoptarán sendos niveles altos cuando la combinación de entrada pertenezca a los códigos BCD Natural, BCD Aiken, BCD 5-4-2-1 y BCD Exceso 3, respectivamente. **(1 punto)**
- Implementar el circuito mediante decodificadores con un máximo de 4 salidas directas que posean una única entrada de habilitación activa a nivel bajo. **(1 punto)**
- Modelar el circuito en VHDL. **(1 punto)**
- Valiéndose de la combinación de entrada y de las funciones **N**, **A**, **C** y **E** generadas anteriormente, diseñar un circuito que permita visualizar en cuatro displays de cátodo común los valores decimales correspondientes a dicha combinación en los códigos BCD Natural, BCD Aiken, BCD 5-4-2-1 y BCD Exceso 3. Cuando la combinación de entrada no pertenezca a un código determinado el display respectivo permanecerá apagado. Usar circuitos de pequeña y mediana escala de integración. **(2 puntos)**

2 (5 puntos).- Se desea diseñar el sistema de encendido de los intermitentes de un coche mediante un circuito que cumpla las especificaciones que se indican, de acuerdo con la siguiente figura:



El funcionamiento debe ser el siguiente:

- Si la palanca se coloca en la posición "Apagado" no se encenderá ninguna lámpara.
- Cuando la palanca se coloque en la posición "Derecha" se deberán encender y apagar de forma intermitente las lámparas identificadas como L_D , de forma síncrona con un reloj de 1 Hz.
- Cuando la palanca se coloque en la posición "Izquierda" se deberán encender y apagar de forma intermitente las lámparas identificadas como L_I , de forma síncrona con un reloj de 1 Hz.
- Mientras esté activado el "Interruptor de emergencias" se encenderán y apagarán todas las lámparas simultáneamente de forma síncrona con el reloj, independientemente de la posición en que se encuentre la palanca, es decir, la señal **E** tiene prioridad absoluta.

Se pide:

- a) Diseñar el Circuito 1 mediante puertas lógicas, simplificando al máximo las funciones. Sus salidas deben adoptar los valores indicados en la siguiente tabla según las diferentes situaciones seleccionadas por el usuario. **(1.5 puntos)**

Situación	$S_1 S_0$
Intermitentes apagados	0 0
Intermitentes derechos activos	0 1
Intermitentes izquierdos activos	1 0
Todos los intermitentes activos	1 1

- b) Obtener el diagrama de estados del Circuito 2 como autómata de Moore. **(2 puntos)**
- c) Representar la tabla de estados usando flip-flops tipo D. **(1 punto)**
- d) Representar el diagrama lógico del circuito implementando el sistema combinacional con una PROM. **(0.5 puntos)**

Nota: Aunque en un caso real sería imposible mecánicamente pasar la palanca de izquierda a derecha directamente, sin pasar por la posición Apagado, al resolver este ejercicio se debe considerar que sí se puede.

Ejercicio 1

a) Tabla de verdad del sistema.

D ₃	D ₂	D ₁	D ₀	N	A	C	E
0	0	0	0	1	1	1	0
0	0	0	1	1	1	1	0
0	0	1	0	1	1	1	0
0	0	1	1	1	1	1	1
0	1	0	0	1	1	1	1
0	1	0	1	1	0	0	1
0	1	1	0	1	0	0	1
0	1	1	1	1	0	0	1
1	0	0	0	1	0	1	1
1	0	0	1	1	0	1	1
1	0	1	0	0	0	1	1
1	0	1	1	0	1	1	1
1	1	0	0	0	1	1	1
1	1	0	1	0	1	0	0
1	1	1	0	0	1	0	0
1	1	1	1	0	1	0	0


$$N = \Sigma_4(0, 1, 2, 3, 4, 5, 6, 7, 8, 9)$$

$$A = \Sigma_4(0, 1, 2, 3, 4, 11, 12, 13, 14, 15)$$

$$C = \Sigma_4(0, 1, 2, 3, 4, 8, 9, 10, 11, 12)$$

$$E = \Sigma_4(3, 4, 5, 6, 7, 8, 9, 10, 11, 12)$$

b) Implementación del sistema mediante decodificadores.



c) Módulo VHDL del sistema.

```

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;

ENTITY EFC_12_S IS
    PORT ( D : IN STD_LOGIC_VECTOR (3 DOWNTO 0);
          N : OUT STD_LOGIC;
          A : OUT STD_LOGIC;
          C : OUT STD_LOGIC;
          E : OUT STD_LOGIC);
END EFC_12_S;

ARCHITECTURE A_EFC_12_S OF EFC_12_S IS
    SIGNAL SALIDA : STD_LOGIC_VECTOR (3 DOWNTO 0);

    BEGIN

    WITH D SELECT


        SALIDA <= "1110" WHEN "0000",
                  "1110" WHEN "0001",
                  "1110" WHEN "0010",
                  "1111" WHEN "0011",
                  "1111" WHEN "0100",
                  "1001" WHEN "0101",
                  "1001" WHEN "0110",
                  "1001" WHEN "0111",
                  "1011" WHEN "1000",
                  "1011" WHEN "1001",
                  "0011" WHEN "1010",
                  "0111" WHEN "1011",
                  "0111" WHEN "1100",
                  "0100" WHEN "1101",
                  "0100" WHEN "1110",
                  "0100" WHEN OTHERS;




    N <= SALIDA (3);
    A <= SALIDA (2);
    C <= SALIDA (1);
    E <= SALIDA (0);

END A_EFC_12_S;

```

d) Circuitos de visualización.





Ejercicio 2

a) Diseño del circuito 1.

D	A	I	E	S ₁	S ₀
0	0	0	0	X	X
0	0	0	1	X	X
0	0	1	0	1	0
0	0	1	1	1	1
0	1	0	0	0	0
0	1	0	1	1	1
0	1	1	0	X	X
0	1	1	1	X	X
1	0	0	0	0	1
1	0	0	1	1	1
1	0	1	0	X	X
1	0	1	1	X	X
1	1	0	0	X	X
1	1	0	1	X	X
1	1	1	0	X	X
1	1	1	1	X	X

$$S_1 = \Sigma_4(2, 3, 5, 9) + \Sigma_\phi(0, 1, 6, 7, 10, 11, 12, 13, 14, 15)$$


$$S_0 = \Sigma_4(3, 5, 8, 9) + \Sigma_\phi(0, 1, 6, 7, 10, 11, 12, 13, 14, 15)$$

IE \ DA	00	01	11	10
00	X	X	1	1
01	0	1	X	X
11	X	X	X	X
10	0	1	X	1


$$S_1 = E + I$$

IE \ DA	00	01	11	10
00	X	X	1	0
01	0	1	X	X
11	X	X	X	X
10	1	1	X	X

$$S_0 = E + D$$



b) Diagrama de estados del circuito 2.



c) Tabla de estados.

q_1	q_0	E_1	E_0	Q_1	Q_0	D_1	D_0	S_D	S_1
0	0	0	0	0	0	0	0	0	0
0	0	0	1	0	1	0	1	0	0
0	0	1	0	1	0	1	0	0	0
0	0	1	1	1	1	1	1	0	0
0	1	0	0	0	0	0	0	1	0
0	1	0	1	0	0	0	0	1	0
0	1	1	0	1	0	1	0	1	0
0	1	1	1	1	1	1	1	1	0
1	0	0	0	0	0	0	0	0	1
1	0	0	1	0	1	0	1	0	1
1	0	1	0	0	0	0	0	0	1
1	0	1	1	1	1	1	1	0	1
1	1	0	0	0	0	0	0	1	1
1	1	0	1	0	1	0	1	1	1
1	1	1	0	1	0	1	0	1	1
1	1	1	1	0	0	0	0	1	1

d) Diagrama lógico.

